An Optimization Based Design for Integrated Dependable Real-Time Embedded Systems

Moving from the traditional federated design paradigm, integration of mixedcriticality software components onto common computing platforms is increasingly being adopted by automotive, avionics and the control industry. This method faces new challenges such as the integration of varied functionalities (dependability, responsiveness, power consumption, etc.) under platform resource constraints and the prevention of error propagation. Based on model driven architecture and platform based design’s principles, we present a systematic mapping process for such integration adhering a transformation based design methodology. Our aim is to convert/transform initial platform independent application specifications into post integration platform specific models. In this paper, a heuristic based resource allocation approach is depicted for the consolidated mapping of safety critical and non-safety critical applications onto a common computing platform meeting particularly dependability/fault-tolerance and real-time requirements. We develop a supporting tool suite for the proposed framework, where VIATRA (VIsual Automated model TRAnsformations) is used as a transformation tool at different design steps. We validate the process and provide experimental results to show the effectiveness, performance and robustness of the approach

Önellenőrzés és futásidejű verifikáció számítógépes programokban = Self-checking and run-time verification in computer programs

A kutatás eredménye egy olyan, futásidejű hibadetektálásra alkalmas módszerkészlet kidolgozása számítógépes programokhoz, amely formálisan megalapozott és illeszkedik a modell alapú tervezési folyamathoz. A futásidejű verifikáció matematikai alapja egy általunk definiált, UML állapottérképekhez illesztett temporális logikai nyelv (SC-LTL) valamint az ehhez kidolgozott gyors és kis erőforrásigényű ellenőrzési algoritmus. Az ellenőrzést megvalósító forráskód részletek (assertions) generálására automatikus kódgenerátort fejlesztettünk. A módszerkészlet alapján a futásidejű verifikáció két szinten végezhető el: (1) A fejlesztés korai fázisaiban (a követelményanalízis után) a tervező a program biztonságos működéséhez tartozó követelményeket formalizálja az SC-LTL temporális logika segítségével. Ezeket futásidőben a programba illesztett kódrészletek segítségével ellenőrizzük. Így a későbbi fejlesztési fázisokban előforduló tervezési hibák következményei is kimutathatók. (2) A fejlesztés előrehaladtával rendelkezésre álló részletes viselkedési modell mint referencia alapján történik a program állapot- és akciószekvenciáinak teljes ellenőrzése, a modellből szintén automatikusan generált, futásidejű monitorozást biztosító úgynevezett watchdog kód segítségével. Ennek célja elsősorban az implementációs hibák és a működési hibák (tranziens hardver hibák) felderítése. A hibadetektálás módszerkészletét kiegészítettük a hibakezelés modellezésére és verifikációjára szolgáló eljárásokkal. | The main result of the research is the elaboration of a set of methods that can be applied for the run-time verification of computer programs. These methods are formally proven and fit well to the model based software development process. The mathematical basis of run-time verification is our temporal logic language (SC-LTL) that is based on UML statechart diagrams, and the corresponding fast and low resource-demanding checker algorithm. To derive the assertions (i.e., the program code snippets that implement the checking), we have developed an automatic source code generator. On the basis of this set of methods, run-time checking of program execution is supported at two levels: (1) In the early phases of development the designer can formalize the program safety and liveness requirements using SC-LTL. These requirements are checked in run-time by the automatically generated assertions. This way design errors introduced in later design phases can also be detected. (2) The full checking of the state- and action sequences of program execution is based on a detailed design model constructed in the last development phases. The run-time monitoring is performed by a so-called watchdog code that is generated from the fully elaborated statechart model automatically. This is able to detect both implementation and operational errors. To complete the error detection framework, we proposed a statechart based method for the modeling and verification of run-time exception handling

Operációkutatási módszerek műszaki informatikai rendszerek analízisében és verifikációjában = Operation Research Methods for the Analysis and Verification of Information Technology Systems

Kidolgoztuk a Petri-hálók és produkciós hálók (PNS) egységes szemléletű leírását. Megfogalmaztuk az "optimális trajektória generálásának" problémáját Petri-hálós modellekre. A megoldásként kidolgozott és implementált algoritmus egyúttal temporális logikai követelményeket is vizsgál a modellen. Az algoritmust gyorsítottuk a PNS logikai bázisa fölötti kereséssel. A SPIN modellellenőrzőt magát használva egy másik megoldást is adtunk a problémára, valamint gráftranszformációs rendszerek optimalizálására. Megadtuk a lineáris korlátozási feltételekkel adott szeparábilis konkáv minimalizálási feladat egy elégséges optimalitási kritériumát, mely a Branch-and-Bound típusú algoritmusban használható fel megállási kritériumként. A magasszintű leírásokból a Petri-hálós modellbe történő transzformációkat matematikai alapokon definiáltuk, megvalósításukra automatikus modelltranszformációs megoldást dolgoztunk ki: egy algoritmust, amely GRM profillal adott modellből generálja a Petri-hálót, és egy általános algoritmust, amely UML modellekből származtat a diagnosztika alapjául szolgáló modelleket. Megvizsgáltuk ezen modellek illeszthetőségét a szabványokhoz. Multiprocesszoros rendszerek diagnosztizálására egy PNS technikákat használó algoritmust adtunk, melynek várható hatékonyságát igazoltuk. Munkálatok folytak a diagnosztika tesztalapú megközelítésére, és diagnosztikai modellek kísérletes paraméterezésére. Kísérleteket végeztünk az IBM Holosofx ipari workflow modellező eszköz illesztésére. | A unified treatment for Petri nets and process network (PNS) problems was defined. The 'optimal trajectory generation problem' for Petri nets was defined. Elaboration and implementation of an algorithm that is able not only to give the optimal trajectory but to verify temporal logic requirements for Petri nets. This algorithm was accelerated using Branch-and-Bound method over the logical basis of the feasible process networks. Another algorithm to solve the problem using only the SPIN model checker was elaborated. The optimization of graph transformation systems with time was solved based on the same technique. A sufficient optimality criteria was given for constrained, concave minimization problems. The precise mathematics of the model transformation from high-level models to Petri nets was defined, and automatic model transformations were carried out to realize these transformations: a transformation from UML models given by the GRM profile to Petri nets and a general algorithm that delivers models to diagnose from UML models. The conformancy of these models to standards was investigated. The probabilistic diagnosis problem in multiprocessor systems was solved using PNS techniques. The efficiency of the method was shown. There were efforts to elaborate a test-based approach of diagnostics, and to parameterize diagnostics models based on dependability experiments. Experiments were carried out to transform IBM Holosofx models to Petri nets

DESIGN FOR TESTABILITY WITH HW-SW CODESIGN

Current trends in the development of design automation tools aim at a radical increase in productivity by offering highly automated design tools. As applications include even critical control applications, dependability becomes an important design issue. A novel approach supporting concurrent diagnostic engineering using a dataflow behavioural description is presented in this paper. The basic idea of this new method is the extension of the descriptions of the functional elements with the models of fault effects and fault propagation at each level of the hardware-software codesign hierarchy, thus allowing design for testability of digital computing systems. Using the presented approach test generation can be done cuncurrently with the system design and not only in the back-end design phase as it had been done previously. For test generation purposes the generalized forms of the well-known logic gate level test design algorithms call be used

DESIGN PATTERN MATCHING

Since the beginning of software development re-usability has been an important aspect. Applying reusable elements the software does not have to be developed from scratch, proved solutions can shorten the software development life cycle and make applications safer. There are several forms of re-usability like function libraries, class libraries, design patterns, component technologies and enterprise templates, among which this article deals with design patterns. Our intention is to help developers to find the appropriate design patterns without having to study the tremendous amount of existing patterns. Therefore we complete the design pattern metamodel with some additional information about the pattern’s purpose and responsibilities. This completion allows simplified search of patterns and query of design pattern properties